国产精品自产拍在线观看2019_亚洲最日韩精品欧美精品中文字幕_18岁污视频在线观看_昏暗公车被直接进入小说_日韩AV 极品 第一页_欧美牲交a欧美牲交狂配_国产成人精品综合在线观看_97超在线视频免费观看_电影日韩中文字幕_新婚少妇无套内谢国语播放

我們非常重視您的個人隱私,當(dāng)您訪問我們的網(wǎng)站時,請同意使用的所有cookie。有關(guān)個人數(shù)據(jù)處理的更多信息可訪問《法律條款》

社會招聘

g1_img1.jpg
  • TD 器件研發(fā)分部經(jīng)理

    地點(diǎn):上海自貿(mào)區(qū)廠區(qū)

    崗位職責(zé):

    1.作為邏輯研發(fā)項目的項目執(zhí)行人,參與公司技術(shù)路線圖制定和新項目調(diào)研;

    2.參與制定、執(zhí)行流片方案,確定邏輯器件工藝和關(guān)鍵參數(shù)規(guī)格制定;

     3.設(shè)計實驗解決工藝異常問題,整合不同單元工藝模塊,優(yōu)化工藝流程;

    4.參與器件結(jié)構(gòu)的設(shè)計,相關(guān)器件特性參數(shù)的模擬、測試、分析,優(yōu)化器件性能;

    5.參與建立表征器件相關(guān)參數(shù)的測試程序,分析工藝波動對器件特性的影響;

    6.給予team技術(shù)指導(dǎo),提升設(shè)計團(tuán)隊技術(shù)能力;


    崗位要求:

    1.電子工程師、物理、計算機(jī)科學(xué)或材料科學(xué)領(lǐng)域的碩士或博士學(xué)位, 半導(dǎo)體,電子,電機(jī)工程背景優(yōu)先;

    2.8年以上工藝技術(shù)開發(fā)、TCAD、SRAM/Testchip設(shè)計、開發(fā)、工藝或產(chǎn)品工程相關(guān)經(jīng)驗;3年以上邏輯器件開發(fā)經(jīng)驗;1年以上項目管理經(jīng)驗,在此期間展現(xiàn)良好的管理能力及完成相關(guān)項目; 

    3. 65/55/40/28nm經(jīng)驗及有SRAM bitcell設(shè)計維護(hù)優(yōu)先;

    4.扎實的半導(dǎo)體工藝、器件和IC制造知識;在半導(dǎo)體和邏輯器件結(jié)構(gòu)、工藝技術(shù)、電學(xué)特性和量測有扎實的知識;

     5.在半導(dǎo)體器件和工藝流程,testkey設(shè)計和布局,mask data審查和DRC審查,以及潛在問題識別和解決的技能擁有高級能力;在工程晶片DOE、手動電性測量及參數(shù)分析,工藝和產(chǎn)品失效分析中擁有高級分析技能;

    6.熟悉FMEA(失效模式及效果分析)、DOE、SPC和TDP(技術(shù)開發(fā)程序);熟悉芯片失效分析、良率提升等工作中所需采用的方式方法;

    7.良好的中英文書面和口頭溝通能力;良好的技術(shù)和分析能力,包括對半導(dǎo)體制造工藝的基本了解;較強(qiáng)的計算機(jī)應(yīng)用能力(如微軟Word、Excel等);良好的團(tuán)隊合作精神。   


    聯(lián)系方式:

    自貿(mào)區(qū)廠區(qū)

    聯(lián)系方式:recruiting@gtasemi.com.cn


  • YE分部經(jīng)理

    地點(diǎn):上海自貿(mào)區(qū)廠區(qū)

    崗位職責(zé):
    1. 負(fù)責(zé)線上異常缺陷case追蹤分析和改善效果追蹤
    2.組織module持續(xù)改善產(chǎn)品缺陷持和提升產(chǎn)品良率
    3.從缺陷角度,協(xié)助TD/PIE 完成NTO 產(chǎn)品工藝驗證
    4.改善廠內(nèi)報廢率,提升line yield
    5.負(fù)責(zé)優(yōu)化在線YE sampling plan
    6.缺陷檢測機(jī)臺日常管理
       
    任職要求:
    1) 常日制大學(xué)本科及以上學(xué)歷,微電子,信息工程,電子工程等專業(yè)優(yōu)先

    2) 14年及以上fab PIE/PE工作經(jīng)驗,大于5年的半導(dǎo)體良率提升工作經(jīng)驗

    3) 熟悉業(yè)界主流機(jī)臺(KLA, PUMA, SEMVision 等)

    4) 能夠與其他部門合理溝通交流,共同按時完成目標(biāo)
    5) 能夠獨(dú)立思考,具有一定的分析及解決問題能力
    6) 具有團(tuán)隊精神,樂于分享,團(tuán)結(jié)合作

    7) 英語口語能力較強(qiáng)者優(yōu)先


    聯(lián)系方式:

    自貿(mào)區(qū)廠區(qū)

    聯(lián)系方式:recruiting@gtasemi.com.cn



  • TD 先進(jìn)工藝研發(fā)分部經(jīng)理(40/28nm)

    地點(diǎn):上海自貿(mào)區(qū)廠區(qū)

    崗位職責(zé):
    1. 根據(jù)公司的生產(chǎn)經(jīng)營目標(biāo)和設(shè)計服務(wù)處的年度計劃和目標(biāo),制定LVS的年度計劃;

    2. 根據(jù)PIE提供的design rule完成各工藝平臺的LVS腳本的編寫;

    3. 負(fù)責(zé)完成LVS 腳本的驗證;

    4. 負(fù)責(zé)完成LVS 相關(guān)說明文檔的撰寫;
    5. 密切配合DS其他崗位如Pcell,DRC,RC,Model等一起完成PDK的開發(fā)和驗證;

    崗位要求:
    1. 學(xué)歷背景:本科或以上學(xué)歷,微電子相關(guān)專業(yè);
    2. 工作經(jīng)歷:至少3年以上LVS設(shè)計相關(guān)工作經(jīng)驗;
    3. 知識:
       3.1 熟悉芯片設(shè)計流程,包括模擬設(shè)計和數(shù)位設(shè)計;
       3.2 熟悉晶圓廠芯片制造流程和產(chǎn)品測試流程,進(jìn)而掌握芯片的全流程;
       3.3 掌握晶圓廠各部門運(yùn)作和資源協(xié)調(diào)合作;
    4. 專業(yè)技能:
       4.1 熟練芯片設(shè)計, 及PDK 相關(guān)的EDA軟件: Cadence virtuoso,PAS,Calibre,Hspice,Spectre等;
       4.2 熟悉芯片sign off和 LVS質(zhì)量管制;
       4.3 熟悉多個項目同時規(guī)劃與管理。


    聯(lián)系方式:

    自貿(mào)區(qū)廠區(qū)

    聯(lián)系方式:recruiting@gtasemi.com.cn



  • TD LVS設(shè)計資深工程師

    地點(diǎn):上海自貿(mào)區(qū)廠區(qū)

    崗位職責(zé):
    1. 根據(jù)公司的生產(chǎn)經(jīng)營目標(biāo)和設(shè)計服務(wù)處的年度計劃和目標(biāo),制定LVS的年度計劃;
    2. 根據(jù)PIE提供的design rule完成各工藝平臺的LVS腳本的編寫;
    3. 負(fù)責(zé)完成LVS 腳本的驗證;
    4.  負(fù)責(zé)完成LVS 相關(guān)說明文檔的撰寫;
    5. 密切配合DS其他崗位如Pcell,DRC,RC,Model等一起完成PDK的開發(fā)和驗證;

         

    崗位要求:

    1. 學(xué)歷背景:本科或以上學(xué)歷,微電子相關(guān)專業(yè);
    2. 工作經(jīng)歷:至少3年以上LVS設(shè)計相關(guān)工作經(jīng)驗;
    3. 知識:
       3.1 熟悉芯片設(shè)計流程,包括模擬設(shè)計和數(shù)位設(shè)計;
       3.2 熟悉晶圓廠芯片制造流程和產(chǎn)品測試流程,進(jìn)而掌握芯片的全流程;

       3.3 掌握晶圓廠各部門運(yùn)作和資源協(xié)調(diào)合作;

    4. 專業(yè)技能:

       4.1 熟練芯片設(shè)計, 及PDK 相關(guān)的EDA軟件: Cadence virtuoso,PAS,Calibre,Hspice,Spectre等;
       4.2 熟悉芯片sign off和 LVS質(zhì)量管制;

       4.3 熟悉多個項目同時規(guī)劃與管理。


    聯(lián)系方式:

    自貿(mào)區(qū)廠區(qū)

    聯(lián)系方式:recruiting@gtasemi.com.cn



  • TD DRC設(shè)計資深工程師

    地點(diǎn):上海自貿(mào)區(qū)廠區(qū)

    崗位職責(zé):

    1.根據(jù)公司的生產(chǎn)經(jīng)營目標(biāo)和設(shè)計服務(wù)處的年度計劃和目標(biāo),制定DRC的年度計劃

    2.安排和分配資源,及時完成年度重點(diǎn)項目指標(biāo)

    3.根據(jù)PIE提供的design rule完成各工藝平臺的DRC腳本的編寫

    4.負(fù)責(zé)完成DRC 腳本的驗證

    5.負(fù)責(zé)完成DRC 相關(guān)說明文檔的撰寫。

    6.密切配合DS其他崗位如Pcell,LVS,RC,Model等一起完成PDK的開發(fā)和驗證


    崗位要求:

    1. 學(xué)歷背景:學(xué)士或以上學(xué)歷,微電子相關(guān)專業(yè)

    2.至少3年以上DRC設(shè)計相關(guān)工作經(jīng)驗

    3.熟悉芯片設(shè)計流程,包括模擬設(shè)計和數(shù)位設(shè)計

    3.熟悉晶圓廠芯片制造流程和產(chǎn)品測試流程,進(jìn)而掌握芯片的全流程

    4.掌握晶圓廠各部門運(yùn)作和資源協(xié)調(diào)合作

    5.熟練芯片設(shè)計, 及PDK 相關(guān)的EDA軟件: Virtuoso, Laker, Calibre, PVS, ICV, StarRC, XRC, QRC等 

    6.熟悉芯片sign off和 DRC質(zhì)量管制 

    7. 熟悉多個項目同時規(guī)劃與管理 


    聯(lián)系方式:

    自貿(mào)區(qū)廠區(qū)

    聯(lián)系方式:recruiting@gtasemi.com.cn

  • 知識產(chǎn)權(quán)專員

    地點(diǎn):上海自貿(mào)區(qū)廠區(qū)

    崗位職責(zé):

    1、 負(fù)責(zé)專利提案的檢索、專利申請文件的審核、專利審查意見答復(fù)的審核;

    2、 負(fù)責(zé)專利流程事務(wù),包括但不限于,專利清單更新、對接專利代理機(jī)構(gòu)的流程事務(wù)、年費(fèi)管理、請款等;

    3、 協(xié)助處理其它知識產(chǎn)權(quán)工作及領(lǐng)導(dǎo)交辦的工作

     

    崗位要求:

    1、 本科以上學(xué)歷,微電子、集成電路、物理學(xué)類、材料學(xué)等專業(yè),應(yīng)屆畢業(yè)生或1-2年工作經(jīng)驗;

    2、 良好的溝通能力,良好的團(tuán)隊合作意識,執(zhí)行力強(qiáng);

    3、 熟練使用office辦公軟件,尤其對excel非常熟練


    聯(lián)系方式:

    自貿(mào)區(qū)廠區(qū)
    聯(lián)系方式:ling_zhang@gtasemi.com.cn

    聯(lián)系人:張玲


  • TD PDK資深工程師

    地點(diǎn):上海自貿(mào)區(qū)廠區(qū)

    崗位職責(zé):

    1. 根據(jù)公司的生產(chǎn)經(jīng)營目標(biāo)和設(shè)計服務(wù)處的年度計劃和目標(biāo),制定PDK的年度計劃

    2. 安排和分配資源,及時完成年度重點(diǎn)項目指標(biāo)

    3. 根據(jù)PIE提供的工藝參數(shù)完成各工藝平臺的PDK文件的開發(fā),包括XRC,  startRC, QRC.

    4. 負(fù)責(zé)完成PDK 腳本的驗證

    5. 負(fù)責(zé)完成PDK相關(guān)說明文檔的撰寫

    6. 密切配合DS其他崗位如Pcell,DRC,LVS,Model等一起完成PDK的開發(fā)和驗證

                                

    崗位要求

    1. 學(xué)歷背景:本科或以上學(xué)歷,微電子相關(guān)專業(yè)

    2. 工作經(jīng)歷:至少5年以上相關(guān)領(lǐng)域的工作經(jīng)驗 

    3. 熟悉芯片設(shè)計流程,包括模擬設(shè)計和數(shù)位設(shè)計

    4. 熟悉晶圓廠芯片制造流程和產(chǎn)品測試流程,進(jìn)而掌握芯片的全流程

    5. 熟練芯片設(shè)計, 及PDK 相關(guān)的EDA軟件:  Virtuoso, Laker, StarCXT, QRC, XRC, Calibre, ICV, PVS, Hspice, Spectre等

    6. 熟悉芯片sign off和 PDK質(zhì)量管制

    7. 熟悉多個項目同時規(guī)劃與管理,良好的溝通協(xié)調(diào)技巧

     

    聯(lián)系方式:

    自貿(mào)區(qū)廠區(qū)

    聯(lián)系方式:recruiting@gtasemi.com.cn

  • TD IP設(shè)計資深工程師

    地點(diǎn):上海自貿(mào)區(qū)廠區(qū)

    崗位職責(zé):

    1、負(fù)責(zé)內(nèi)部IP設(shè)計及驗證,包括Std.Cell, SRAM, IO, OTP/MTP等;

    2、 負(fù)責(zé)Testchip的設(shè)計及Layout工作;

    3、 負(fù)責(zé)向客戶提供IP服務(wù)支持;

    4、 負(fù)責(zé)內(nèi)部IP數(shù)據(jù)包的質(zhì)量一致性及版本控制,安全控制等;

    5、 在技術(shù)方面及業(yè)務(wù)方面保持與第三方IP公司的合作,并提供必要的支持;

    6、 管理第三方IP項目,確保其按時交付;

    7、 負(fù)責(zé)第三方IP數(shù)據(jù)包的質(zhì)量一致性及安全控制;

     

    崗位要求:

    1、 學(xué)歷背景:本科或以上學(xué)歷,微電子相關(guān)專業(yè);

    2、工作經(jīng)歷:

        2.1 至少3年芯片設(shè)計或相關(guān)工作經(jīng)驗;

        2.2 有模擬或數(shù)字芯片設(shè)計經(jīng)驗為佳;

        2.3 有ADC/DAC, PLL,IO, Std, SRAM設(shè)計經(jīng)驗者優(yōu)先考慮;

    3、專業(yè)技能:

        3.1熟練掌握相關(guān)EDA設(shè)計軟件,如Virtuoso, HSPICE/Spectre, 熟悉數(shù)字芯片設(shè)計流程及常用設(shè)計軟件,如VCS,DC, PT, ICC/Innovus等;

        3.2良好英文水平及溝通協(xié)調(diào)能力;

        3.3 團(tuán)隊合作意識強(qiáng)。


    聯(lián)系方式:

    自貿(mào)區(qū)廠區(qū)

    聯(lián)系方式:ling_zhang@gtasemi.com.cn

    聯(lián)系人:張玲