崗位職責：

1.作為邏輯研發(fā)項目的項目執(zhí)行人，參與公司技術(shù)路線圖制定和新項目調(diào)研；

2.參與制定、執(zhí)行流片方案，確定邏輯器件工藝和關(guān)鍵參數(shù)規(guī)格制定；

 3.設(shè)計實驗解決工藝異常問題，整合不同單元工藝模塊，優(yōu)化工藝流程；

4.參與器件結(jié)構(gòu)的設(shè)計，相關(guān)器件特性參數(shù)的模擬、測試、分析，優(yōu)化器件性能；

5.參與建立表征器件相關(guān)參數(shù)的測試程序，分析工藝波動對器件特性的影響；

6.給予team技術(shù)指導，提升設(shè)計團隊技術(shù)能力；

崗位要求：

1.電子工程師、物理、計算機科學或材料科學領(lǐng)域的碩士或博士學位， 半導體，電子，電機工程背景優(yōu)先；

2.8年以上工藝技術(shù)開發(fā)、TCAD、SRAM/Testchip設(shè)計、開發(fā)、工藝或產(chǎn)品工程相關(guān)經(jīng)驗；3年以上邏輯器件開發(fā)經(jīng)驗；1年以上項目管理經(jīng)驗，在此期間展現(xiàn)良好的管理能力及完成相關(guān)項目； 

3. 65/55/40/28nm經(jīng)驗及有SRAM bitcell設(shè)計維護優(yōu)先；

4.扎實的半導體工藝、器件和IC制造知識；在半導體和邏輯器件結(jié)構(gòu)、工藝技術(shù)、電學特性和量測有扎實的知識；

 5.在半導體器件和工藝流程，testkey設(shè)計和布局，mask data審查和DRC審查，以及潛在問題識別和解決的技能擁有高級能力；在工程晶片DOE、手動電性測量及參數(shù)分析，工藝和產(chǎn)品失效分析中擁有高級分析技能；

6.熟悉FMEA（失效模式及效果分析）、DOE、SPC和TDP（技術(shù)開發(fā)程序）；熟悉芯片失效分析、良率提升等工作中所需采用的方式方法；

7.良好的中英文書面和口頭溝通能力；良好的技術(shù)和分析能力，包括對半導體制造工藝的基本了解；較強的計算機應用能力（如微軟Word、Excel等）；良好的團隊合作精神。   

聯(lián)系方式：

自貿(mào)區(qū)廠區(qū)

聯(lián)系方式：recruiting@gtasemi.com.cn

崗位職責：

1.根據(jù)公司的生產(chǎn)經(jīng)營目標和設(shè)計服務處的年度計劃和目標，制定DRC的年度計劃

2.安排和分配資源，及時完成年度重點項目指標

3.根據(jù)PIE提供的design rule完成各工藝平臺的DRC腳本的編寫

4.負責完成DRC 腳本的驗證

5.負責完成DRC 相關(guān)說明文檔的撰寫。

6.密切配合DS其他崗位如Pcell，LVS，RC，Model等一起完成PDK的開發(fā)和驗證

崗位要求：

1. 學歷背景：學士或以上學歷，微電子相關(guān)專業(yè)

2.至少3年以上DRC設(shè)計相關(guān)工作經(jīng)驗

3.熟悉芯片設(shè)計流程，包括模擬設(shè)計和數(shù)位設(shè)計

3.熟悉晶圓廠芯片制造流程和產(chǎn)品測試流程，進而掌握芯片的全流程

4.掌握晶圓廠各部門運作和資源協(xié)調(diào)合作

5.熟練芯片設(shè)計, 及PDK 相關(guān)的EDA軟件： Virtuoso, Laker, Calibre, PVS, ICV, StarRC, XRC, QRC等 

6.熟悉芯片sign off和 DRC質(zhì)量管制 

7. 熟悉多個項目同時規(guī)劃與管理 

聯(lián)系方式：

自貿(mào)區(qū)廠區(qū)

聯(lián)系方式：recruiting@gtasemi.com.cn

崗位職責：

1. 根據(jù)公司的生產(chǎn)經(jīng)營目標和設(shè)計服務處的年度計劃和目標，制定PDK的年度計劃

2. 安排和分配資源，及時完成年度重點項目指標

3. 根據(jù)PIE提供的工藝參數(shù)完成各工藝平臺的PDK文件的開發(fā)，包括XRC,  startRC, QRC.

4. 負責完成PDK 腳本的驗證

5. 負責完成PDK相關(guān)說明文檔的撰寫

6. 密切配合DS其他崗位如Pcell，DRC，LVS，Model等一起完成PDK的開發(fā)和驗證

崗位要求：

1. 學歷背景：本科或以上學歷，微電子相關(guān)專業(yè)

2. 工作經(jīng)歷：至少5年以上相關(guān)領(lǐng)域的工作經(jīng)驗 

3. 熟悉芯片設(shè)計流程，包括模擬設(shè)計和數(shù)位設(shè)計

4. 熟悉晶圓廠芯片制造流程和產(chǎn)品測試流程，進而掌握芯片的全流程

5. 熟練芯片設(shè)計, 及PDK 相關(guān)的EDA軟件：  Virtuoso, Laker, StarCXT, QRC, XRC, Calibre, ICV, PVS, Hspice, Spectre等

6. 熟悉芯片sign off和 PDK質(zhì)量管制

7. 熟悉多個項目同時規(guī)劃與管理，良好的溝通協(xié)調(diào)技巧

聯(lián)系方式：

自貿(mào)區(qū)廠區(qū)

聯(lián)系方式：recruiting@gtasemi.com.cn

崗位職責：

1、負責內(nèi)部IP設(shè)計及驗證，包括Std.Cell, SRAM, IO, OTP/MTP等；

2、 負責Testchip的設(shè)計及Layout工作；

3、 負責向客戶提供IP服務支持；

4、 負責內(nèi)部IP數(shù)據(jù)包的質(zhì)量一致性及版本控制，安全控制等；

5、 在技術(shù)方面及業(yè)務方面保持與第三方IP公司的合作，并提供必要的支持；

6、 管理第三方IP項目，確保其按時交付；

7、 負責第三方IP數(shù)據(jù)包的質(zhì)量一致性及安全控制；

崗位要求：

1、 學歷背景：本科或以上學歷，微電子相關(guān)專業(yè)；

2、工作經(jīng)歷：

    2.1 至少3年芯片設(shè)計或相關(guān)工作經(jīng)驗；

    2.2 有模擬或數(shù)字芯片設(shè)計經(jīng)驗為佳；

    2.3 有ADC/DAC, PLL，IO, Std, SRAM設(shè)計經(jīng)驗者優(yōu)先考慮；

3、專業(yè)技能：

    3.1熟練掌握相關(guān)EDA設(shè)計軟件，如Virtuoso, HSPICE/Spectre, 熟悉數(shù)字芯片設(shè)計流程及常用設(shè)計軟件，如VCS，DC, PT, ICC/Innovus等；

    3.2良好英文水平及溝通協(xié)調(diào)能力；

    3.3 團隊合作意識強。

聯(lián)系方式：

自貿(mào)區(qū)廠區(qū)

聯(lián)系方式：ling_zhang@gtasemi.com.cn

聯(lián)系人：張玲

崗位職責：

1、跟蹤業(yè)界前沿技術(shù)，對功率器件技術(shù)進行跟蹤調(diào)研

2、負責功率器件工藝平臺開發(fā)，包括器件仿真、測試結(jié)構(gòu)的設(shè)計、工藝方案的制定和測試結(jié)果分析

3、 與公司相關(guān)部門合作，開發(fā)功率器件工藝平臺

4、 協(xié)助研發(fā)部門分析工藝異常問題

崗位要求：

1、 本科及以上學歷，微電子、物理、材料等相關(guān)專業(yè)

2、 具備扎實的半導體物理，器件物理和半導體工藝知識，對功率器件開發(fā)流程有充分的理解

3、 熟練使用主流TCAD仿真模擬軟件，能獨立進行工藝和器件仿真

4、 5年以上的功率器件設(shè)計經(jīng)驗，至少涵蓋IGBT、FRD、SGT、SiC JBS、SiC MOSFET其中一種器件，有fab工作經(jīng)驗更優(yōu)

5、 邏輯思維能力強，具有良好的溝通和團隊協(xié)作能力

聯(lián)系方式：

自貿(mào)區(qū)廠區(qū)

聯(lián)系方式：ling_zhang@gtasemi.com.cn 

聯(lián)系人：張玲

崗位職責：

1、作為邏輯研發(fā)項目的項目執(zhí)行人，參與公司技術(shù)路線圖制定和新項目調(diào)研；

2、參與制定、執(zhí)行流片方案，確定邏輯器件工藝和關(guān)鍵參數(shù)規(guī)格制定；

3、設(shè)計實驗解決工藝異常問題，整合不同單元工藝模塊，優(yōu)化工藝流程；

4、參與器件結(jié)構(gòu)的設(shè)計，相關(guān)器件特性參數(shù)的模擬、測試、分析，優(yōu)化器件性能； 5.參與建立表征器件相關(guān)參數(shù)的測試程序，分析工藝波動對器件特性的影響；

6、給予team技術(shù)指導，提升設(shè)計團隊技術(shù)能力；

任職要求：
1、電子工程師、物理、計算機科學或材料科學領(lǐng)域的碩士或博士學位， 半導體，電子，電機工程背景優(yōu)先；

2、8年以上工藝技術(shù)開發(fā)、TCAD、SRAM/Testchip設(shè)計、開發(fā)、工藝或產(chǎn)品工程相關(guān)經(jīng)驗；3年以上邏輯器件開發(fā)經(jīng)驗；1年以上項目管理經(jīng)驗，在此期間展現(xiàn)良好的管理能力及完成相關(guān)項目；

3、65/55/40/28nm經(jīng)驗及有SRAM bitcell設(shè)計維護優(yōu)先；

4、扎實的半導體工藝、器件和IC制造知識；在半導體和邏輯器件結(jié)構(gòu)、工藝技術(shù)、電學特性和量測有扎實的知識；

5、在半導體器件和工藝流程，testkey設(shè)計和布局，mask data審查和DRC審查，以及潛在問題識別和解決的技能擁有高級能力；在工程晶片DOE、手動電性測量及參數(shù)分析，工藝和產(chǎn)品失效分析中擁有高級分析技能；

6、熟悉FMEA（失效模式及效果分析）、DOE、SPC和TDP（技術(shù)開發(fā)程序）；熟悉芯片失效分析、良率提升等工作中所需采用的方式方法；

7、良好的中英文書面和口頭溝通能力；良好的技術(shù)和分析能力，包括對半導體制造工藝的基本了解；較強的計算機應用能力（如微軟Word、Excel等）；良好的團隊合作精神。

聯(lián)系方式：
自貿(mào)區(qū)廠區(qū)
聯(lián)系方式：recruiting@gtasemi.com.cn